教學(xué)設(shè)備

FPGA（Field Programmable Gate Array）是在PAL、GAL等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

DB-SD21 FPGA實驗箱是一款基于Altera公司最新的CycloneIII/IV/V 系列 FPGA的高端實驗開發(fā)平臺。獨有的GUI人機操作界面、采用系統(tǒng)底板+核心板+擴展板的靈活設(shè)計。


開發(fā)平臺特性
GUI軟件操作界面：
獨家采用GUI人機操作界面。整合開發(fā)平臺上的硬件資源，可顯示設(shè)備相關(guān)信息、檢測設(shè)備各模塊是否正常運行等。提高學(xué)生動手興趣和積極性，通過對設(shè)備各模塊的檢測和實驗的演示，方便老師培訓(xùn)和設(shè)備檢修。

模塊化的靈活設(shè)計：
開發(fā)平臺采用系統(tǒng)底板+核心板+擴展板的設(shè)計方法，通過選擇不同的核心板和擴展板構(gòu)成不同功能的開發(fā)平臺。能最大限度的滿足用戶的性能需求。模塊化的設(shè)計能使用戶對系統(tǒng)設(shè)計有清晰的認識。

開發(fā)平臺硬件資源
 NIOSII-EP4CE40 FPGA核心板
 核心板采用10層高精度PCB設(shè)計，系統(tǒng)運行更加穩(wěn)定、可靠。
 主芯片采用Altera公司的CycloneIV系列級FPGA EP4CE40F23C8N，門電路高達360萬門。
 FPGA配置芯片采用EPCS16，容量高達16M BIT，擦寫次數(shù)高達上萬次。
 提供JTAG編程模式。
 核心板與系統(tǒng)板連接后，板載USB-Blaster電纜；只需要一根USB線就可以對核心板進行程序下載。
 一路50M高速、穩(wěn)定的時鐘源。
 一路系統(tǒng)復(fù)位電路。
 系統(tǒng)電源管理模塊能夠提供+5V、+3.3V、+2.5V、1.2V等多種不同電壓的電源輸出供系統(tǒng)使用。
 提供兩路SRAM，芯片采用IDT71V416-10P。容量高達256K*32BIT。
 一路FLASH 芯片采用AM29L128M。容量高過16M*8BIT。
 一路16M*16BIT SDRAM。
 系統(tǒng)提供四位通用的復(fù)位按鍵和四位通用的發(fā)光管和一個靜態(tài)七段碼管顯示。
 核心板提供與核心板其它資源不復(fù)用的190個以上的IO供用戶二次開發(fā)使用。
 系統(tǒng)板
 標配854*480 24位 TFT彩色串行LCD顯示。用戶可更換不同規(guī)格的顯示屏。
 與屏配套標配電容觸摸屏。
 1個模擬信號發(fā)生器模塊，可提供頻率、幅度均可調(diào)的正弦波、三角波、鋸齒波、方波等信號波形。
 1個數(shù)字時鐘輸出模塊，可提供24M至1HZ的數(shù)字脈沖信號。
 1個8位高速并行ADC接口模塊，速度高達40 Msps。
 1個8位高速并行DAC接口模塊速度高達33 Msps。
 1個串行A/D轉(zhuǎn)換接口。
 1個串行D/A轉(zhuǎn)換接口。
 1個VGA接口模塊。
 1個UART串行通迅模塊。
 1個USB轉(zhuǎn)串口設(shè)備接口。
 1個Ethernet10M/100M高速接口模塊。
 SD卡接口模塊
 2個PS2接口模塊，可以接鍵盤或鼠標。
 1個I2C接口的E2PROM，型號為AT24C08N。
 1個音頻CODEC模塊（喇叭、蜂鳴器可選擇，音量可調(diào)節(jié)）。
 1個RTC實時時鐘芯片，具有時鐘掉電保護、電池在線式充電功能。
 12個撥動開關(guān)和12個按鍵開關(guān)輸入。
 12個發(fā)光LED顯示。
 1個八位七段碼管顯示模塊。
 2位靜態(tài)數(shù)碼管顯示模塊。
 16x16矩陣led點陣顯示模塊。
 4X4矩陣鍵輸入模塊
 1個電壓控制的直流電機和1個四相的步進電機模塊。
 1個數(shù)字溫度傳感和1個霍爾傳感器模塊。
 HH—EXT高速接口模塊。
 多路電源輸出（均帶過流、過壓保護）。
示例實驗
EDA實驗與電子設(shè)計競賽實驗內(nèi)容：

 簡單的QUARTUSII實例設(shè)計
 格雷碼編碼器的設(shè)計
 含異步清零和使能的加法計數(shù)器
 八位七段數(shù)碼管顯示電路的設(shè)計
 數(shù)控分頻器的設(shè)計
 圖形和語言混合輸入電路設(shè)計
 步長可變的加減計數(shù)器的設(shè)計
 四位并行乘法器的設(shè)計
 設(shè)計四位全加器
 可控脈沖發(fā)生器的設(shè)計
 基本觸發(fā)器的設(shè)計
 矩陣鍵盤顯示電路的設(shè)計
 16*16點陣顯示實驗
 直流電機的測速實驗
 步進電機驅(qū)動控制
 交通燈實驗
 DDS信號發(fā)生器的設(shè)計
 電子音樂設(shè)計實驗
 PLL鎖相環(huán)IP設(shè)計實驗
 PS2接口鍵盤顯示實驗
 VGA彩條信號發(fā)生器的設(shè)計
 七人表決器設(shè)計實驗
 四人搶答器設(shè)計實驗
 正負脈寬調(diào)制信號發(fā)生器設(shè)計
 數(shù)字頻率計的設(shè)計
 多功能數(shù)字鐘的設(shè)計
 數(shù)字秒表的設(shè)計
 出租車計費器的設(shè)計
 數(shù)碼鎖的設(shè)計
 PS2鼠標編碼設(shè)計
 SPI串行AD/DA轉(zhuǎn)換器的設(shè)計
 序列檢測器的設(shè)計
 1206液晶顯示實驗
 八位數(shù)據(jù)鎖存器的設(shè)計
 最高優(yōu)先編碼器的設(shè)計
 解復(fù)用器的設(shè)計
 帶同步復(fù)位的狀態(tài)機的設(shè)計
 嵌入式邏輯分析儀的使用
 SPI串口內(nèi)核的實現(xiàn)
……

NIOSII32位處理器示例實驗

 最簡單NIOSII系統(tǒng)設(shè)計
 帶外部SRAM的NIOSII系統(tǒng)設(shè)計
 Nor Flash編程實驗
 PIO外部中斷按鍵開關(guān)實驗
 PIO輸入-開關(guān)信號的讀取實驗
 基于Timer IP核的定時器的設(shè)計
 矩陣鍵盤與數(shù)碼管顯示實驗
 高速AD和高速DA實驗
 UART串口通迅實驗
 基于IIC的EEPROM讀寫實驗
 1-WIRE數(shù)字溫度計的設(shè)計
 點陣字符顯示實驗
 網(wǎng)絡(luò)連接實驗
 直流電機閉環(huán)調(diào)速實驗
 串行AD/DA轉(zhuǎn)換實驗
 SDRAM讀寫操作實驗
 RTC實時時鐘實驗
 PS/2鍵盤顯示實驗
 PS/2鼠標控制實驗
 讀SD卡實驗
產(chǎn)品信息

設(shè)備名稱	FPGA實驗箱
型 號	DB-SD21
核心芯片	EP4CE40F23C8N
工作電壓	～220v±10%，50Hz±1Hz
尺寸（mm）	410 x 280 x 80
重量(kg)	<4
軟件版本	QuartusII 13.0 ,NiosII SBT for Eclipse 13.0，ModelSim 13.0
例程語言	提供Verilog，VHDL兩種版本例程供用戶使用
附件清單	1	串口線 × 1	2	USB連接線 × 1
	3	網(wǎng)絡(luò)連接線 × 1	4	電源連接線 × 1
	5	實驗指導(dǎo)書 × 3	6	開發(fā)DVD套件 × 1