步進(jìn)電機(jī)驅(qū)動控制
一、 實(shí)驗(yàn)?zāi)康?/strong>1. 了解步進(jìn)電機(jī)的工作原理。
2. 掌握用FPGA產(chǎn)生驅(qū)動步進(jìn)電機(jī)的時(shí)序。
3. 掌握用FPGA來控制步進(jìn)電機(jī)轉(zhuǎn)動的整個(gè)過程。
二、 實(shí)驗(yàn)原理
步進(jìn)電機(jī)是工業(yè)控制及儀表中常用的控制元件之一，例如在機(jī)械裝置中可以精確控制機(jī)械裝置的旋轉(zhuǎn)角度、移動距離等。步進(jìn)電機(jī)可以直接用數(shù)字信號來驅(qū)動，使用非常方便。另外步進(jìn)電機(jī)還具有快速起停、精確步進(jìn)和定位的特點(diǎn)。
步進(jìn)電機(jī)實(shí)際上是一個(gè)數(shù)據(jù)/角度轉(zhuǎn)換器，三相步進(jìn)電機(jī)的結(jié)構(gòu)原理如下圖4-15-1所示：
圖4-15-1 三相步進(jìn)電機(jī)的結(jié)構(gòu)示意圖
從圖中可以看出，電機(jī)的定子有六個(gè)等分的磁極，A、A’、B、B’、C、C’，相鄰的兩個(gè)磁極之間夾角為60°，相對的兩個(gè)磁極組成一組（A—A’，B—B’，C—C’），當(dāng)某一繞組有電流通過時(shí)，該繞組相應(yīng)的兩個(gè)磁極形成N極和S極，每個(gè)磁極上各有五個(gè)均分布的矩形小齒，電機(jī)的轉(zhuǎn)子上有40個(gè)矩形小齒均勻地分布在圓周上，相鄰兩個(gè)齒之間夾角為9°。
⑴當(dāng)某一相繞組通電時(shí)，對應(yīng)的磁極就產(chǎn)生磁場，并與轉(zhuǎn)子轉(zhuǎn)動一定的角度，使轉(zhuǎn)子和定子的齒相互對齊。由此可見，錯(cuò)齒是促使步進(jìn)電機(jī)旋轉(zhuǎn)的原因。
例如在三相三拍控制方式中，若A相通電，B、C相都不通電，在磁場作用下使轉(zhuǎn)子齒和A相的定子齒對齊，我們以此作為初始狀態(tài)。設(shè)與A相磁極中心線對齊的轉(zhuǎn)子的齒為0號齒，由于B相磁極與A相磁極相差120°不是9°的整數(shù)倍(120÷9=13 2/3) ，所以此時(shí)轉(zhuǎn)子齒沒有與B相定子的齒對應(yīng)，只是第13號小齒靠近B相磁極的中心線，與中心線相差3°，如果此時(shí)突然變?yōu)锽相通電，A、C相不通電，則B相磁極迫使13號轉(zhuǎn)子齒與之對齊，轉(zhuǎn)子就轉(zhuǎn)動3°，這樣使電機(jī)轉(zhuǎn)子一步。如果按照A—AB—B—BC—C—CA—A次序通電則為正轉(zhuǎn)。通常用三相六拍環(huán)形脈沖分配器產(chǎn)生步進(jìn)脈沖。
⑵運(yùn)轉(zhuǎn)速度的控制。若改變ABC三相繞組高低電平的寬度，就會導(dǎo)致通電和斷電的變化速率變化，使電機(jī)轉(zhuǎn)速改變，所以調(diào)節(jié)脈沖的周期就可以控制步進(jìn)電機(jī)的運(yùn)轉(zhuǎn)速度。
⑶旋轉(zhuǎn)的角度控制。因?yàn)檩斎胍粋�(gè)CP脈沖使步進(jìn)電機(jī)三相繞組狀態(tài)變化一次，并相應(yīng)地旋轉(zhuǎn)一個(gè)角度，所以步進(jìn)電機(jī)旋轉(zhuǎn)的角度由輸入的CP脈沖數(shù)確定。
本實(shí)驗(yàn)箱所使用步進(jìn)電機(jī)為4相步進(jìn)電機(jī)，最小旋轉(zhuǎn)角度為7.5度，其正向轉(zhuǎn)動控制時(shí)序如下所示，每一個(gè)脈沖控制其轉(zhuǎn)過7.5度。
反向轉(zhuǎn)動控制時(shí)序如下：
三、 實(shí)驗(yàn)內(nèi)容
本實(shí)驗(yàn)要完成的任務(wù)就是設(shè)計(jì)步進(jìn)電機(jī)的控制電路。通過一個(gè)撥動開關(guān)K1來控制步進(jìn)電機(jī)的順時(shí)針和逆時(shí)針旋轉(zhuǎn)；通過八個(gè)按鍵開關(guān)BT1-BT8來控制步進(jìn)電機(jī)旋轉(zhuǎn)的角度。
四、 實(shí)驗(yàn)步驟
1、 打開QUARTUSII軟件，新建一個(gè)工程。
2、 建完工程之后，再新建一個(gè)VHDL File，打開VHDL編輯器對話框。
3、 按照實(shí)驗(yàn)原理和自己的想法，在VHDL編輯窗口編寫VHDL程序，用戶可參照光盤中提供的示例程序。
4、 編寫完VHDL程序后，保存起來。方法同實(shí)驗(yàn)一。
5、 將自己編輯好的的程序進(jìn)行編譯仿真，并對程序的錯(cuò)誤進(jìn)行修改，最終通過編譯。
6、 編譯仿真無誤后，根據(jù)用戶自己的要求進(jìn)行管腳分配。分配完成后，再進(jìn)行全編譯一次，以使管腳分配生效。
7、 根據(jù)實(shí)驗(yàn)內(nèi)容用實(shí)驗(yàn)導(dǎo)線將上面管腳分配的FPGA管腳與對應(yīng)的模塊連接起來。
如果是調(diào)用的本書提供的VHDL代碼，則實(shí)驗(yàn)連線如下：
Clk：FPGA工作所需時(shí)鐘信號，輸入為1KHZ左右。
Key7_5、key15、key30、key45、key90、key180、key360、key8：分別代表旋轉(zhuǎn)7.5度、15度、30度、45度、90度、180度、360度和多轉(zhuǎn)，分別與8個(gè)按鍵相連，按下相應(yīng)的按鍵可以是步進(jìn)電機(jī)轉(zhuǎn)過相應(yīng)的角度。
Keyorder：旋轉(zhuǎn)方向控制信號與一個(gè)撥動開關(guān)相連，高電平時(shí)正轉(zhuǎn)；低電平時(shí)反轉(zhuǎn)。
Astep、bstep、cstep、dstep：分別與步進(jìn)電機(jī)模塊的A、B、C和D相連。
8、 用下載電纜通過JTAG口將對應(yīng)的sof文件加載到FPGA中。觀察實(shí)驗(yàn)結(jié)果是否與自己的編程思想一致。
五、 實(shí)驗(yàn)結(jié)果與現(xiàn)象
以設(shè)計(jì)的參考示例為例，當(dāng)設(shè)計(jì)文件加載到目標(biāo)器件后，按動按鍵開關(guān)BT1-BT8，步進(jìn)電機(jī)將會按照程序設(shè)計(jì)的相應(yīng)的步進(jìn)角度進(jìn)行旋轉(zhuǎn)。撥動撥動開關(guān)的K1，步進(jìn)電機(jī)旋轉(zhuǎn)的方向?qū)l(fā)生改變。
六、 實(shí)驗(yàn)報(bào)告
1、 繪出仿真波形，并作說明。
2、 將實(shí)驗(yàn)原理、設(shè)計(jì)過程、編譯仿真波形和分析結(jié)果、硬件測試結(jié)果記錄下來。