隨著計(jì)算機(jī)工業(yè)的發(fā)展，作為計(jì)算機(jī)最常用輸入設(shè)備的鍵盤(pán)也日新月異。１９８１年ＩＢＭ推出了ＩＢＭＰＣ／ＸＴ鍵盤(pán)及其接口標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)定義了８３鍵，采用５腳ＤＩＮ連接器和簡(jiǎn)單的串行協(xié)議。實(shí)際上，第一套鍵盤(pán)掃描碼集并沒(méi)有主機(jī)到鍵盤(pán)的命令。為此，１９８４年ＩＢＭ推出了ＩＢＭＡＴ鍵盤(pán)接口標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)定義了８４～１０１鍵，采用５腳ＤＩＮ連接器和雙向串行通訊協(xié)議，此協(xié)議依照第二套鍵盤(pán)掃描碼集設(shè)有８?jìng)�(gè)主機(jī)到鍵盤(pán)的命令。到了１９８７年，ＩＢＭ又推出了ＰＳ／２鍵盤(pán)接口標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)仍舊定義了８４～１０１鍵，但是采用６腳ｍｉｎｉ－ＤＩＮ連接器，該連接器在封裝上更小巧，仍然用雙向串行通訊協(xié)議并且提供有可選擇的第三套鍵盤(pán)掃描碼集，同時(shí)支持１７個(gè)主機(jī)到鍵盤(pán)的命令�，F(xiàn)在，市面上的鍵盤(pán)都和ＰＳ／２及ＡＴ鍵盤(pán)兼容，只是功能不同而已。
２ ＰＳ／２接口硬件
２．１ 物理連接器
一般，具有五腳連接器的鍵盤(pán)稱之為ＡＴ鍵盤(pán)，而具有六腳ｍｉｎｉ－ＤＩＮ連接器的鍵盤(pán)則稱之為ＰＳ／２鍵盤(pán)。其實(shí)這兩種連接器都只有四個(gè)腳有意義。它們分別是Ｃｌｏｃｋ（時(shí)鐘腳）、Ｄａｔａ?數(shù)據(jù)腳 、＋５Ｖ（電源腳）和Ｇｒｏｕｎｄ（電源地）。在ＰＳ／２鍵盤(pán)與ＰＣ機(jī)的物理連接上只要保證這四根線一一對(duì)應(yīng)就可以了。ＰＳ／２鍵盤(pán)靠ＰＣ的ＰＳ／２端口提供＋５Ｖ電源，另外兩個(gè)腳Ｃｌｏｃｋ（時(shí)鐘腳）和Ｄａｔａ?數(shù)據(jù)腳 都是集電極開(kāi)路的，所以必須接大阻值的上拉電阻。它們平時(shí)保持高電平，有輸出時(shí)才被拉到低電平，之后自動(dòng)上浮到高電平�，F(xiàn)在比較常用的連接器如圖１所示。
２．２ 電氣特性
ＰＳ／２通訊協(xié)議是一種雙向同步串行通訊協(xié)議。通訊的兩端通過(guò)Ｃｌｏｃｋ（時(shí)鐘腳）同步，并通過(guò)Ｄａｔａ（數(shù)據(jù)腳）交換數(shù)據(jù)。任何一方如果想抑制另外一方通訊時(shí)，只需要把Ｃｌｏｃｋ（時(shí)鐘腳）拉到低電平。如果是ＰＣ機(jī)和ＰＳ／２鍵盤(pán)間的通訊，則ＰＣ機(jī)必須做主機(jī)，也就是說(shuō)，ＰＣ機(jī)可以抑制ＰＳ／２鍵盤(pán)發(fā)送數(shù)據(jù)，而ＰＳ／２鍵盤(pán)則不會(huì)抑制ＰＣ機(jī)發(fā)送數(shù)據(jù)。一般兩設(shè)備間傳輸數(shù)據(jù)的最大時(shí)鐘頻率是３３ｋＨｚ，大多數(shù)ＰＳ／２設(shè)備工作在１０～２０ｋＨｚ。推薦值在１５ｋＨｚ左右，也就是說(shuō)，Ｃｌｏｃｋ（時(shí)鐘腳）高、低電平的持續(xù)時(shí)間都為４０μｓ。每一數(shù)據(jù)幀包含１１～１２個(gè)位，具體含義如表１所列。
表1 數(shù)據(jù)幀格式說(shuō)明
1個(gè)起始位 總是邏輯0
8個(gè)數(shù)據(jù)位 （LSB）低位在前
1個(gè)奇偶校驗(yàn)位 奇校驗(yàn)
1個(gè)停止位 總是邏輯1
1個(gè)應(yīng)答位 僅用在主機(jī)對(duì)設(shè)備的通訊中
表中，如果數(shù)據(jù)位中１的個(gè)數(shù)為偶數(shù)，校驗(yàn)位就為１；如果數(shù)據(jù)位中１的個(gè)數(shù)為奇數(shù)，校驗(yàn)位就為０；總之，數(shù)據(jù)位中１的個(gè)數(shù)加上校驗(yàn)位中１的個(gè)數(shù)總為奇數(shù)，因此總進(jìn)行奇校驗(yàn)。
２．３ ＰＳ／２設(shè)備和ＰＣ機(jī)的通訊
ＰＳ／２設(shè)備的Ｃｌｏｃｋ（時(shí)鐘腳）和Ｄａｔａ?數(shù)據(jù)腳 都是集電極開(kāi)路的，平時(shí)都是高電平。當(dāng)ＰＳ／２設(shè)備等待發(fā)送數(shù)據(jù)時(shí)，它首先檢查Ｃｌｏｃｋ（時(shí)鐘腳）以確認(rèn)其是否為高電平。如果是低電平，則認(rèn)為是ＰＣ機(jī)抑制了通訊，此時(shí)它必須緩沖需要發(fā)送的數(shù)據(jù)直到重新獲得總線的控制權(quán)（一般ＰＳ／２鍵盤(pán)有１６個(gè)字節(jié)的緩沖區(qū)，而ＰＳ／２鼠標(biāo)只有一個(gè)緩沖區(qū)僅存儲(chǔ)最后一個(gè)要發(fā)送的數(shù)據(jù)）。如果Ｃｌｏｃｋ（時(shí)鐘腳）為高電平，ＰＳ／２設(shè)備便開(kāi)始將數(shù)據(jù)發(fā)送到ＰＣ機(jī)。一般都是由ＰＳ／２設(shè)備產(chǎn)生時(shí)鐘信號(hào)。發(fā)送時(shí)一般都是按照數(shù)據(jù)幀格式順序發(fā)送。其中數(shù)據(jù)位在Ｃｌｏｃｋ（時(shí)鐘腳）為高電平時(shí)準(zhǔn)備好，在Ｃｌｏｃｋ（時(shí)鐘腳）的下降沿被ＰＣ機(jī)讀入。ＰＳ／２設(shè)備到ＰＣ機(jī)的通訊時(shí)序如圖２所示。
當(dāng)時(shí)鐘頻率為１５ｋＨｚ時(shí)，從Ｃｌｏｃｋ（時(shí)鐘腳）的上升沿到數(shù)據(jù)位轉(zhuǎn)變時(shí)間至少要５μｓ。數(shù)據(jù)變化到Ｃｌｏｃｋ（時(shí)鐘腳）下降沿的時(shí)間至少也有５ μｓ，但不能大于２５ μｓ，這是由ＰＳ／２通訊協(xié)議的時(shí)序規(guī)定的。如果時(shí)鐘頻率是其它值，參數(shù)的內(nèi)容應(yīng)稍作調(diào)整。
上述討論中傳輸?shù)臄?shù)據(jù)是指對(duì)特定鍵盤(pán)的編碼或者對(duì)特定命令的編碼。一般采用第二套掃描碼集所規(guī)定的碼值來(lái)編碼。其中鍵盤(pán)碼分為通碼（Ｍａｋｅ）和斷碼（Ｂｒｅａｋ）。通碼是按鍵接通時(shí)所發(fā)送的編碼，用兩位十六進(jìn)制數(shù)來(lái)表示，斷碼通常是按鍵斷開(kāi)時(shí)所發(fā)送的編碼，用四位十六進(jìn)制數(shù)來(lái)表示。
３ ＰＳ／２接口的嵌入式軟件編程方法
ＰＳ／２設(shè)備主要用于產(chǎn)生同步時(shí)鐘信號(hào)和讀寫(xiě)數(shù)據(jù)。
３．１ ＰＳ／２向ＰＣ機(jī)發(fā)送一個(gè)字節(jié)
從ＰＳ／２向ＰＣ機(jī)發(fā)送一個(gè)字節(jié)可按照下面的步驟進(jìn)行：
(１)檢測(cè)時(shí)鐘線電平，如果時(shí)鐘線為低，則延時(shí)５０μｓ；
(２)檢測(cè)判斷時(shí)鐘信號(hào)是否為高，為高，則向下執(zhí)行，為低，則轉(zhuǎn)到(１)；
(３)檢測(cè)數(shù)據(jù)線是否為高，如果為高則繼續(xù)執(zhí)行，如果為低，則放棄發(fā)送（此時(shí)ＰＣ機(jī)在向ＰＳ／２設(shè)備發(fā)送數(shù)據(jù)，所以ＰＳ／２設(shè)備要轉(zhuǎn)移到接收程序處接收數(shù)據(jù)）；
(４)延時(shí)２０μｓ（如果此時(shí)正在發(fā)送起始位，則應(yīng)延時(shí)４０μｓ）；
（５）輸出起始位（０）到數(shù)據(jù)線上。這里要注意的是：在送出每一位后都要檢測(cè)時(shí)鐘線，以確保ＰＣ機(jī)沒(méi)有抑制ＰＳ／２設(shè)備，如果有則中止發(fā)送；
（６）輸出８?jìng)�(gè)數(shù)據(jù)位到數(shù)據(jù)線上；
（７）輸出校驗(yàn)位；
（８）輸出停止位（１）；
（９）延時(shí)３０μｓ（如果在發(fā)送停止位時(shí)釋放時(shí)鐘信號(hào)則應(yīng)延時(shí)５０μｓ）；
通過(guò)以下步驟可發(fā)送單個(gè)位：
（１）準(zhǔn)備數(shù)據(jù)位（將需要發(fā)送的數(shù)據(jù)位放到數(shù)據(jù)線上）；
（２）延時(shí)２０μｓ；
（３）把時(shí)鐘線拉低；
（４）延時(shí)４０μｓ；
（５）釋放時(shí)鐘線；
（６）延時(shí)２０μｓ。
３．２ ＰＳ／２設(shè)備從ＰＣ機(jī)接收一個(gè)字節(jié)
由于ＰＳ／２設(shè)備能提供串行同步時(shí)鐘，因此，如果ＰＣ機(jī)發(fā)送數(shù)據(jù)，則ＰＣ機(jī)要先把時(shí)鐘線和數(shù)據(jù)線置為請(qǐng)求發(fā)送的狀態(tài)。ＰＣ機(jī)通過(guò)下拉時(shí)鐘線大于１００μｓ來(lái)抑制通訊，并且通過(guò)下拉數(shù)據(jù)線發(fā)出請(qǐng)求發(fā)送數(shù)據(jù)的信號(hào)，然后釋放時(shí)鐘。當(dāng)ＰＳ／２設(shè)備檢測(cè)到需要接收的數(shù)據(jù)時(shí)，它會(huì)產(chǎn)生時(shí)鐘信號(hào)并記錄下面８?jìng)�(gè)數(shù)據(jù)位和一個(gè)停止位。主機(jī)此時(shí)在時(shí)鐘線變?yōu)榈蜁r(shí)準(zhǔn)備數(shù)據(jù)到數(shù)據(jù)線，并在時(shí)鐘上升沿鎖存數(shù)據(jù)。而ＰＳ／２設(shè)備則要配合ＰＣ機(jī)才能讀到準(zhǔn)確的數(shù)據(jù)。具體連接步驟如下：
（１）等待時(shí)鐘線為高電平。
（２）判斷數(shù)據(jù)線是否為低，為高則錯(cuò)誤退出，否則繼續(xù)執(zhí)行。
（３）讀地址線上的數(shù)據(jù)內(nèi)容，共８?jìng)�(gè)ｂｉｔ，每讀完一個(gè)位，都應(yīng)檢測(cè)時(shí)鐘線是否被ＰＣ機(jī)拉低，如果被拉低則要中止接收。
（４）讀地址線上的校驗(yàn)位內(nèi)容，１個(gè)ｂｉｔ。
（５）讀停止位。
（６）如果數(shù)據(jù)線上為０（即還是低電平），ＰＳ／２設(shè)備繼續(xù)產(chǎn)生時(shí)鐘，直到接收到１且產(chǎn)生出錯(cuò)信號(hào)為止（因?yàn)橥Ｖ刮皇牵�，如果ＰＳ／２設(shè)備沒(méi)有讀到停止位，則表明此次傳輸出錯(cuò)）。
（７ 輸出應(yīng)答位。
（８） 檢測(cè)奇偶校驗(yàn)位，如果校驗(yàn)失敗，則產(chǎn)生錯(cuò)誤信號(hào)以表明此次傳輸出現(xiàn)錯(cuò)誤。
（９）延時(shí)４５ μｓ，以便ＰＣ機(jī)進(jìn)行下一次傳輸。
讀數(shù)據(jù)線的步驟如下：
（１）延時(shí)２０μｓ；
（２）把時(shí)鐘線拉低?
（３）延時(shí)４０μｓ?
（４）釋放時(shí)鐘線?
（５）延時(shí)２０μｓ?
（６）讀數(shù)據(jù)線。
下面的步驟可用于發(fā)出應(yīng)答位；
（１）延時(shí)１５μｓ；
（２）把數(shù)據(jù)線拉低；
（３）延時(shí)５μｓ；
（４）把時(shí)鐘線拉低；
（５）延時(shí)４０μｓ；
（６）釋放時(shí)鐘線；
（７）延時(shí)５μｓ；
（８）釋放數(shù)據(jù)線。